大阪大と富士通、新たな量子計算技術を確立–高精度なエラー訂正で量子コンピューターの実用化早める

　大阪大学と富士通は3月23日、量子コンピューターの実用化を早める技術として「高効率位相回転ゲート式量子計算アーキテクチャ」を確立したと発表した。量子コンピューターの実現に不可欠な「量子エラー訂正」に必要な物理量子ビット数を大幅に低減するものになる。

量子コンピューターの基礎となる量子ビットの状態はさまざまなノイズの影響を受けて変わってしまうことから、正しい計算結果を得るためには量子エラー訂正が不可欠だと考えられている。従来想定されていた量子コンピューターのアーキテクチャーでは、誤り耐性を持つ量子コンピューター（FTQC：Fault Tolerant Quantum Computer）を実現するためには100万量子ビットが必要とされている。

現在開発されている量子コンピューターは、2022年11月に発表されたIBMの「IBM Quantum Osprey」でも433量子ビット、2023年中に発表予定の「IBM Quantum Condor」で1121量子ビットで、FTQCを実現できる段階ではない。現在の量子コンピューターは「NISQ（Noisy Intermediate-Scale Quantum）」と呼ばれ、ノイズ訂正機能がない小規模なシステムで量子アルゴリズムの開発や、ノイズの影響を受けたとしても十分実用的な結果が得られるような計算のために利用するなど、制約を踏まえた形で活用方法を探っている状況だ。

さらに、現在のNISQと将来的なFTQCの間に位置付けられる「Early-FTQC」という段階では、おおむね量子ビット数で1万程度のシステムがイメージされているが、現時点のアーキテクチャーではエラー訂正をきちんと実現することはできないことから、規模的には現状の10～100倍程度に大型化するものの本質的には「大きくなったNISQ」にとどまり、量子コンピューターとしての性能を発揮することはできないものと考えられていた。

今回の発表は、従来FTQCを実現するために必要となると想定されていた量子ビット数を約10分の1に削減することでEary-FTQC段階の1万量子ビット程度の量子コンピューターでも、「現行コンピューターにおける最高性能の約10万倍に相当する64論理量子ビットの量子コンピューターを構築することが可能」となるという。

大阪大学 量子情報・量子生命研究センター 副センター長 兼 大阪大学大学院 基礎工学研究科 システム創成専攻 電子光科学領域 量子コンピューティング研究グループの藤井 啓祐教授は、まず研究体制について説明した。量子情報・量子生命研究センターは2020年に設置、2021年には独立組織として改組され、科学技術振興機構（JST）の「共創の場 形成支援プログラム（COI-NEXT）」で「量子ソフトウェア開発拠点」としても採択されており、「日本における量子技術／イノベーション戦略における非常に重要な一端を担う研究開発を進めている」とした。

続いて、富士通 研究本部 量子研究所 所長の佐藤信太郎氏が新技術の概要を説明した。同社は2020年から大阪大学と共同開発を進めており、2021年10月には大阪大学と共同で「富士通量子コンピューティング共同研究部門」を量子情報・量子生命研究センター内に設置している。

佐藤氏はまず、量子コンピューターのエラー訂正の重要性について説明。量子コンピューターによる計算の「正確さ」は、「量子ビットの正確さ」を「量子ビット数×量子ゲート操作回数」で累乗したものになるという。仮に、量子ビット単体の正確さが99.9％（0.999）で、この量子ビットを50個集めた量子コンピューターで20回の量子ゲート操作を行うとすると、この計算全体の正確さは0.999の1000乗で約0.368というレベル（正しい計算結果が得られている確率は36.8％）に低下してしまう。量子ビット数や量子ゲート操作回数が増えれば増えるほどエラーの影響が大きくなってしまう形だ。

量子エラー訂正では、まず複数の物理量子ビットを集めて1つの論理量子ビットを形成し、この冗長性によって正確さを担保するというやり方が考えられている。現在想定されているFTQCで100万量子ビットが必要と言っているのは、現行のスーパーコンピューターなどと比較して十分に性能優位になる（量子コンピューターを使う意味が出てくる）にはどのくらいの論理量子ビット数が必要かを想定し、その数の論理ビット数を確保するためには物理量子ビット数はどの程度必要かを見積もった結果、ということになる。

従来の量子コンピューターのアーキテクチャーでは、基本となる量子ゲートセットとして「CNOT」「S」「H」「T」の4種類を用意し、この組み合わせであらゆる量子計算を実現している。そして、FTQCを実現するには、この4種の量子ゲートそれぞれに対して量子エラー訂正を実行することが考えられている。

CNOT、H、Sの3種のゲートに関してはエラー訂正も比較的容易な一方、Tゲートは量子ならではの計算を行うゲートであり、量子エラー訂正にも困難が伴うという。Tゲートの実現には多くの量子ビット数が必要な上、Tゲートで実行する演算に対しては平均50回くらいのゲート操作が必要になる。前述した通り、計算の正確さに対して（量子ビット数×ゲート操作回数）回の累乗でエラーの影響が効いてくるため、50回ものゲート操作が必要となると最終的な正確さは大幅に低下してしまうため、逆に量子エラー訂正を組み込んだ論理Tゲートを構成するために必要となる物理量子ビット数が膨大な数になってしまう。このことが従来のFTQCアーキテクチャーの問題点であり、実用的なFTQCを実現するために100万物理量子ビットが必要とされている理由でもある。

量子計算においては「位相回転」という操作が必要となるが、位相回転を実現するための操作としては従来HゲートとTゲートを組み合わせて平均50回の操作を行うことで任意の位相角に到達できるのだという。前述のTゲートの操作回数が50回というのはこのことだが、今回の新アーキテクチャーでは新たな位相回転ゲートを開発し、従来のHゲートとTゲートの組み合わせで位相回転を実行する代わりに新たな位相回転ゲートを使うことでTゲートのエラー訂正の難しさを回避するというものだ。

新たな位相回転ゲートによる位相回転操作は理論上2分の1の確率で成功するので、基本的には2回程度のトライアルで操作が完了する。この位相回転ゲートを従来のTゲートの代わりに基本量子ゲートセットとして組み込んだ新しい量子計算アーキテクチャーでは、物理量子ビット数が従来の10分の1に、量子ゲート操作回数を従来の20分の1に、それぞれ削減可能だという。この結果、1万量子ビットの量子コンピューターで新量子計算アーキテクチャーを実装したと想定した場合、64論理量子ビットで現行コンピューターの計算性能を超える実用的な量子コンピューターになることが期待されるという。

逆にトレードオフとしては、「この連続的な位相回転ゲートを完全にエラーから守ることはできない」のだという。Tゲートの場合は量子エラー訂正に多大なコストが掛かるのが課題だったが、逆にいえばコストさえ掛ければエラーのないTゲートが実現できるということであった。一方、新しい位相回転ゲートの場合、十分な量子エラー訂正を行ったとしても理論上一定のエラー発生確率が残ってしまう。このこともあって新アーキテクチャーは従来のFTQCを完全に置き換えるものとはならないが、FTQCの実現は現時点で2050年頃と想定されていることから、その前の過渡期の段階での量子コンピューターの実用性を大きく引き上げるために寄与するものと期待される。

今回発表された新アーキテクチャーは富士通が知的財産権（IP）を取得しており、まずは同社が理化学研究所と共同で開発中の量子コンピューターに実装することを目指すという。一方、同社は同アーキテクチャーを業界全体で広く使ってほしいという考えを持っているとのことで、現状のNICQを改良するアプローチとして他社製量子コンピューターでも新アーキテクチャーを採用する例が出てくるかもしれない。

現在量子ビット数の面でトップランナーと言えるIBMでもまだ数百程度の物理量子ビット数が実現できたレベルであり、100万物理量子ビットを要するFTQCの実現はまだまだ未来の話となる。また、物理量子ビット単体の正確さも、今回の説明中で例示された99.9％というレベルにはまだ達していないため、今後さらに物理量子ビットの性能と信頼性の向上が必要だ。こうしたアーキテクチャーが提案されるということ自体、まだまだ量子コンピューター実現のための基礎研究の部分でさまざまな試行錯誤が必要な段階にあるというということの証明のようなものなので、一過性のブームで終わらないよう、長期的な視点に立った研究開発を支援していける体制が重要となるだろう。